加法器可以實現減法運算嗎

加法器可以實現減法運算。在當前的計算機中加法與減法都是通過加法器來實現的。在計算機系統中，數值一律用補碼來表示（存儲）主要原因：使用補碼，可以將符號位和其源它位統一處理；同時，減法也可按加法來處理。另外，兩個用補碼錶示的數相加時，如果最高位（符號位）有進百位,則進位被捨棄。

加法器是產生數的和的裝置。加數和被加數為輸入，和數與進位為輸出的裝置為半加器。若加數、被加數與低位的進位數為輸入，而和數與進位為輸出則為全加器。常用作計算機算術邏輯部件，執行邏輯操作、移位與指令調用。在電子學中，加法器是一種數位電路，其可進行數字的加法計算。三碼，主要的加法器是以二進制作運算。由於負數可用二的補數來表示，所以加減器也就不那麼必要。